پیاده سازی مداریک شمارنده 8 بیتی نزولی با زبان VHDL
در این آموزش به دنبال پیاده سازی یک شمارنده 8 بیتی به صورت نزولی هستیم. از این رو ابتدا در نرم افزار ISE به طراحی این سخت افزار با کد VHDL می پردازیم و سپس با کمک قسمت testbenchکد شبیه سازی آن را می نویسیم و در نهایت در نرم افزار ISim آن را شبیه سازی می کنیم و نتیجه را مشاهده می کنیم.
برای مشاهده سایر ویدیو ها به سایت الگوریتم اول به آدرس https://www.avval.org مراجعه نمایید.
نظرات